Show simple item record

dc.contributor.authorAit abdelmalek, Ghania
dc.date.accessioned2017-03-26T10:19:47Z
dc.date.available2017-03-26T10:19:47Z
dc.date.issued2011-04-25
dc.identifier.citationOption : Microélectroniqueen
dc.identifier.otherMAG.ELN.75-11
dc.identifier.urihttps://dl.ummto.dz/handle/ummto/615
dc.description90 f. : ill. ; 30 cm. (+ CD-Rom)en
dc.description.abstractDe façon à répondre à la demande émergente des industriels pour le développement de méthodes pouvant augmenter et garantir un degré de fiabilité optimal des circuits intégrés tôt dans le flot de conception même en présence de défauts, nous proposons dans le cadre de ma thèse, une méthodologie susceptible d’augmenter la fiabilité de tels circuits via l’augmentation du rendement de fabrication. Cette dernière se décompose en deux points : - Méthodologie de test des circuits intégrés dans le but de détecter les défaillances des circuits intégrés notamment, la simulation de fautes, le générateur de vecteurs de test ATPG « Automatic Test Pattern Generation » et la conception en vue du test DFT « Design For Test » ayant les performances pour assurer la fiabilité des circuits, diminuer le coût du test des circuits tout en gardant les performances de ces derniers. - Méthodologie de tolérance aux fautes et d’amélioration de la fiabilité : une redondance modulaire triple « TMR » renforcée en « TMR double, et TMR triple » par le biais de partitionnement des éléments redondants, qui composent le circuit réalisé afin d’assurer son fonctionnement tout en minimisant sa surface et donc le coût du circuit global. Cette méthode est ensuite appliquée à des circuits du « benchmarks ISCAS85 et ITC99 », ce qui nous démontre sa faisabilité et son efficacité.en
dc.language.isofren
dc.publisherUniversité Mouloud Mammerien
dc.subjectVLSIen
dc.subjectTMRen
dc.subjectModélisationen
dc.subjectTolérance aux fautesen
dc.subjectCircuit intégrésen
dc.subjectDéfaillanceen
dc.subjectFauteen
dc.subjectFiabilitéen
dc.titleEtude et modélisation des défauts des circuits intégrés en vue de leur analyse de fiabilitéen
dc.typeThesisen


Files in this item

Thumbnail

This item appears in the following Collection(s)

Show simple item record